西安电子科技大学网络与继续教育学院 2022学年上学期 《数字逻辑电路》期末考试...[答案]

第 1 页 （共 5 页）
学习中心/函授站_                                                   

姓 名                                 学 号                           

西安电子科技大学网络与继续教育学院
2022学年上学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号  一  二  三  四  总分
题分  30  10  30  30
得分         


考试说明：
1、大作业试题公布时间：2022年4月22日；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、 答案须用 《西安电子科技大学网络与继续教育学院2022春期末考试答题纸》 （个
人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4纸） ，正确上传。  

一、（本大题共15小题，2分，共30分）
1．下列各种数中，最小的数是                    [       ]     
A．(5.1)16     B．(5.1)10     C．(5.1)8    D．(101.1)2
2．将八进制数(53.2)8 对应的余 3BCD 码是              [     ]
A．(10000110.0101)余3BCD                  B．(10000011.0010)余3BCD
C．(01110110.01011000)余3BCD          D．(01000011.00100101)5421BCD   
3．函数 的多余项是           [    ]  F C D B D AB BC AD = + + + +
A．      B．     C．      D．   BD AD BC C D
4．图1.1所示电路的输出函数F 的表达式为[     ]  
   A．        B．   F AC BC   F AC CB  
C
B
&
&
UCC
•
F
R A
C第 2 页 （共 5 页）
   C．        D．   C B B A F   C B B A F  

5．逻辑函数 的最简与或式为      ( ) ( ) F AB AB A B = + + Å [   
]              
   A．    B.     C.     D. 1  A B + A B + A B +
6 .   与 相 等 的 表 达 式 为        。   C A BC A B   
A．               B.      AC BC
C.            D.   A B C   AB C 
7 .   函 数 的 最 简 与 或 非 式 F A C D A B D AC BCD CD AB D           
为        。  
A．   F ABC AD CD   
B．   F A BC CD A D     
C．   F AB C BC BC    
D．   F AC CD A D B D      
8 .   在四变量卡诺图中，逻辑上相邻的一组最小项为       。   
A． m1 与 m2     B． m4 与 m6    C． m5 与 m1 2     D． m2 与 m8  
9 .逻 辑 函 数 的 最 小 项 标 准 式 为        。   F AC BC  
A．       B.     (2,3,7) F  (2,6,7) F 
  C.      D.   (2,5,6,7) F  (0,1,3,4) F 
1 0 .逻 辑 函 数 的 最 简 与 或 式 A B,C,D (1,5,8,12) (3,7,10,11,14,15)
d
F     （ , ）
为        。  
A.     B.   F AD AD CD    F AD AD  
C.    D.   F AC D AD CD     F AD A D   
11．将一路信号送至多个输出端，应选用[   ]
   A．全加器     B．数据选择器      C．编码器    D．数据分配器
12．所谓同步计数器是指                                    [     ]
A.各触发器的时钟端连在一起，统一由系统时钟控制。
B.可用前级的输出做后级触发器的时钟。
图1.1第 3 页 （共 5 页）
C.由同类型的触发器构成。
D.可用后级的输出做前级触发器的时钟。
13．设计模值为 30的计数器至少需要触发器的级数为            [     ]
A．3        B. 4        C. 5        D. 6
14．n位纽环形计数器，其计数模值为                          [     ]
A.n          B.n2          C.2n          D.2n
15．74LS194 当Cr=1，S1=1  S0=1时Q0Q1Q2Q3等于             [     ]
   A．0000    B．D0D1D2D3      C．1111     D．1001
     二、填空题（本大题共 5小题， 2分，共 10分）     
16．逻辑函数 的反函数 =              。  ( ) F AB B C DA E     F
17．格雷码由于其              特性被广泛用于可靠性编码。
18. F=A A 1 1 0 1=________________。  Å Å Å Å Å
19.序列信号产生电路产生的序列码的长度由_______电路保证。
20.将 150KHZ输入信号，5分频后输出信号频率是        。
三、分析题（本大题共 3小题， 10分）
说明：中规模器件74LS90、74LS161和74LS194的功能见附页
21. 由译码器组成电路如图3.1所示
（1）写出F1和F2的逻辑表达式；   
（2）列出F1和F2的真值表；
（3）说明该电路的功能。



   

图3.1
22．用 74LS90和74LS194组成电路如2.3(a)、(b)所示。
① 分别列出(a)、(b)电路的状态迁移表（图b电路的初态为1111） ；
② 分别说明(a)、(b)电路的功能 。








23． 由译码器74LS138和计数器 74LS161组成电路如图 3.3所示。
0
1
2
3
A1
A0
E1
E0
A
0
1
2
3
A1
A0
E1
E0
C
B
&
&
F1
F2
1
QB QA QC QD
CP1
CP2
S91 S92 R01 R01
•
•
•
•
• •
& 74LS 90 CP
S1
SL DSR
S0
S1
1
0 Q0 Q1 Q2 Q3
D0 D1 D3 D2
•
•
=1 74LS194 CP
图2.3
(b) (a)第 4 页 （共 5 页）
①列出 74LS161的状态迁移关系；
②列出输出 F的序列信号。











四、 设计题（本大题共 3小题， 10分，共 30分）
24.用集成四位全加器和少量的门电路，设计一个可控转换电路。
① 当X=0，将输入的8421BCD码转换为余3BCD码输出；
② 当X=1，将输入的余3BCD码转换为8421BCD码输出。
25．试用 74LS161设计一个起始状态为0010的11进制计数器， 。
① 列出状态迁移表；
② 画出逻辑电路图。
26.可控双向四进制计数器状态迁移图如图 4.1所示，x=0时做加法，输出 z为
进位，x=1 做减法，输出z为借位，请用JK触发器实现。  
Q1Q0 x/z

① 做出状态迁移表；
② 确定每级触发器的激励函数；
③ 画出逻辑图。







74LS138
E1  
E2
E3
1
1
0
2
3
4
5
6
7
A2 A1  A0
&
74LS161
QD QC QB QA
T
P
A LD
oc
Cr
B D C
1
CP
1
&
F
图3.3
1
图4.1第 5 页 （共 5 页）













74LS90功能表
输入 输出
R01 R02 S91 S92 CP1 CP2
1 1
1 1
1 1
1 1
0
0
0
0
R01R02=0 S91S92=0
0
0
QD
QA
二进制计数
五进制计数
8421码十进制计数
5421码十进制计数
QA QB QC QD
0 0 0 0
0 0 0 0
1 0 0 1
1 0 0 1
CP
CP
CP
CP
74LS194功能表
输入 输出
S1 S0 SL SR Cr CP
1
0
0
0
0
Q3
0 0 0 0
保持
SR
SL
Q2 Q1 Q0
Q2 Q1 Q0 SR
Q3 Q2 Q1 SL
D3 D2 D1 D0
d3 d2 d1 d0 d3 d2 d1 d0
0
1
0 1
1
1
1 1 1
1 保持
74LS161功能表
输入 输出
P T
1
0
0
0
QD
0 0 0 0
计数（模16）
QC QB QA
保持
C B A
0
1
1
1
D LD
1 1 1
1 1
CP
B C D A B C A D
保持（Oc=0)
Cr


相关练习题：
组织的变革至少可以分成三种类型：有计划的变革、自发性的变革和演进性变革。

吉大20秋学期《数字逻辑电路》在线作业一-0004

试卷总分:100  得分:100

一、单选题 (共 10 道试题,共 40 分)

1.把一个五进制计数器与一个四进制计数器串联可得到（ ）进制计数器

A.4

B.5

C.9

D.20

 

2.以下电路中，加以适当辅助门电路，（ ）适于实现单输出组合逻辑电路

A.奇偶校验器

B.数据选择器

C.数值比较器

D.七段显示译码器

 

3.一个8选一数据选择器的数据输入端有（ ）个

A.1

B.2

C.3

D.8

 

4.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。

A.集电极开路

B.三态门

C.灌电流

D.拉电流

 

5.8位移位寄存器，串行输入时经（ ）个脉冲后，8位数码全部移入寄存器中

A.1

B.2

C.4

D.8

 

6.欲使D触发器按Qn+1=http://www.aopopen.com/Qn工作，应使输入D=（ ）

A.0

B.1

C.Q

D./Q

 

7.对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（ ）

A.0

B.1

C.Q

D./Q或1

 

8.下列逻辑电路中为时序逻辑电路的是（ ）

A.变量译码器

B.加法器

C.数码寄存器

D.数据选择器

 

9.下列触发器中，没有约束条件的是（ ）

A.基本RS触发器

B.主从RS触发器

C.同步RS触发器

D.边沿D触发器

 

10.A+BC= ( ).

A.A+B

B.A+C

C.（A+B）（A+C）

D.B+C

 

二、判断题 (共 10 道试题,共 40 分)

11.八进制数（18）8比十进制数（18）10小。（ ）

 

12.74LS153为双4选1数据选择器。（ ）

 

13.当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（ ）

 

14.利用卡诺图合并最小项时，所有为1的方格必须要圈。（ ）

 

15.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）

 

16.在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ ）

 

17.数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）

 

18.复合逻辑运算不是逻辑运算。（ ）

 

19.0FEH是我们数制中的十六进制。（ ）

 

20.TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（ ）

 

三、多选题 (共 5 道试题,共 20 分)

21.逻辑函数的表示方法中具有唯一性的是（）。

A.真值表

B.表达式

C.逻辑图

D.卡诺图

 

22.欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端( )。

A.J=K=1

B.J=Q,K=Q

C.J=Q,K=1

D.J=0,K=1

 

23.三态门输出高阻状态时，（ ）是正确的说法

A.用电压表测量指针不动

B.相当于悬空

C.电压不高不低

D.测量电阻指针不动

 

24.CMOS数字集成电路与TTL数字集成电路相比突出的优点是( )。

A.微功耗

B.高速度

C.高抗干扰能力

D.电源范围宽

 

25.对于TTL与非门闲置输入端的处理，可以( )。

A.接电源

B.通过电阻3kΩ接电源

C.接地

D.与有用输入端并联

 

西安电子科技大学网络与继续教育学院 2022学年上学期 《数字逻辑电路》期末考试...[答案]相关练习题：
“发出材料汇总表”是一种（    ）。

双绞线传输介质是把两根导线绞在一起，这样可以减少（     ）。

中国塔五种主要类型包含以下哪几种类型（ ）。

 工程项目总控的核心是（ ）

复打法施工经常在泥浆护壁成孔灌注桩施工中采用。