[奥鹏]天大2022年春学期考试《数字电子技术基础》离线作业考核试题[答案]
时间:2022-03-19 08:02 来源:奥鹏教育 作者:奥鹏作业答案 点击:次
天大2022年春学期考试《数字电子技术基础》离线作业考核试题[答案]答案 数字电子技术基础要求: 一、 独立完成,下面已将各组题目列出,任选一组进行作答,每人只答一组题目,多答无效,满分100分; 二、答题步骤: 1. 使用A4纸打印学院指定答题纸(答题纸请详见附件); 2. 在答题纸上使用黑色水笔按题目要求手写作答;答题纸上全部信息要求手写,包括学号、姓名等基本信息和答题内容,请写明题型、题号;答题页数不要超过2页; 三、提交方式:请将作答完成后的整页答题纸以图片形式依次粘贴在一个Word 文档中上传(只粘贴部分内容的图片不给分),图片请保持正向、清晰; 1. 完成的作业应另存为保存类型是“Word97-2003”提交; 2. 上传文件命名为“中心-学号-姓名-科目.doc”; 3. 文件容量大小:不得超过20MB。 提示:未按要求作答题目的作业及雷同作业,成绩以0分记! 题目如下: 第一组: 计算题 一、(本题20分) 逻辑电路如图所示,试答: 1、写出逻辑式并转换为最简与或表达式,2、画出用“与”门及“或”门实现的逻辑图。 二、(本题25分) 试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C,输出为F),要求在A有一票决定权的前提下遵照少数服从多数原则,即满足:1、A=1时,F一定等于1,2、A、B、C中有两2个以上等于1,则输出F=1。 试:(1)写出表决电路的真值表; (2)写出表决电路的逻辑表达式并化简; (3)画出用与非门设计的逻辑电路图。 三 、(本题30分) 已知逻辑电路图及C 脉冲波形, 试:(1)写出各触发器的驱动方程;(2)列出逻辑状态表;(3)画出输出 , 的波形(设 , 的初始状态均为“0”)。 四、(本题25分) 由555集成定时器组成的电路如图1 所示。已知电容C=100 ,输入 和输出 的波形如图2 所示。试 (1) 说明由555 集成定时器和R、C 组成的是何种触发器(单稳态、 双稳 态、 无稳态),(2) 对应输入 和输出 的波形画出电容C 的电压波形图 ,(3)求电阻R 的值。 第二组: 计算题 一、(本题30分) 逻辑电路如图所示,试答:1、写出逻辑式并化简为最简与或表达式;2、画出化简后的逻辑电路图。 二、(本题10分) 某逻辑符号如图1所示,其输入波形如图2所示,(1)画出输出F的波形;(2) 列出其状态表并写出逻辑式 。 三、(本题20分) 已知全加器的状态表如下,试答:1、分析说明能否用全加器构成一个3位表决器(少数服从多数);2、 其功能是当输入量的多数为“1” 时, 输出为“1”, 否则为“0”。对照下表说明,哪几个变量是输入(三位的表决意见),哪个变量是输出(表决结果)? A B 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 四、(本题40分) 逻辑电路图及A,B,K 和C脉冲的波形如图所示, 试回答以下问题:1、前、后级分别是什么逻辑电路?2、写出J端的逻辑式;3、设Q的初始状态为“0”,什么时刻(从t1~t5中选择)Q开始出现“1”态(高电平);4、对应画出J 和Q 的波形。 第三组: 一、( 本 题25分 ) 逻 辑 电 路 如 图 所 示 ,试:(1) 写 出 F 的 逻 辑 式 并 化 简 为 最 简 与 或 表 达 式, (2) 说 出 其 逻 辑 功 能。 二、( 本 题20分 ) 某逻辑符号如图1所示,其输入波形如图2所示,(1) 写出逻辑式;(2) 画出输出F的波形。 三、( 本 题25分 ) 逻 辑 状 态 表 如 下 所 示 , 其 输 入 变 量 为A,B,C , 输 出 为 S, 试(1) 写 出 S 的 逻 辑 式,(2)说 明 其 功 能。 A B C S 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 四、 ( 本 题 30 分 ) 逻 辑 电 路 如 图 所 示,若 各 触 发 器 的 初 始 状 态 为“1”, 已 知 C 脉 冲 波 形,试 答:(1)试 画 出 输 出 , 及 的 波 形, (2) 说 明 它 属 何 种 类 型 计 数 器(计 数 器 的 类 型 是 指 几 进 制, 同 步 还 是 异 步, 加 法 还 是 减 法 )。 第四组: 计算题 一、(本题20分) 逻辑电路如图所示,写出逻辑式 并化简成最简与或表达式,画出逻辑电路图。 二、(本题25分) 试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C,输出为F),要求在A有一票否决权的前提下遵照少数服从多数原则,即满足:1、A=0时,F一定等于0,2、A、B、C中有2个以上等于1,则输出F=1。 试:(1)写出表决电路的真值表;(2)写出表决电路的逻辑表达式;(3)画出用与非门设计的逻辑电路图。 三、(本题30分) 已知逻辑电路图及C 脉冲波形, 试:(1)写出各触发器的驱动方程;(2)列出逻辑状态表;(3)画出输出 , 的波形(设 , 的初始状态均为“0”)。 四、(本题25分) 由555 集成定时器组成的电路如图1 所示。 已知电容C=10μF,电阻R=100KΩ,输入 的波形如图2 所示。 试:(1)说明由555集成定时器和R、C组成的是何种触发器(单稳态、 双稳态、 无稳态);(2)求输出脉冲的宽度的值;(3)画出电容电压 和输出电压 的波形。 第五组: 计算题 一、(本题20分) 1、证明图示电路中的两个逻辑电路具有相同的逻辑功能;2、写出改用与非门实现该逻辑电路的表达式。 二、(本题20分) 已知逻辑电路如图(a)所示,触发器初始状态为0,其输入信号见图(b), (1)写出输出Q端的逻辑表达试; (2)试写出输出Q端波形的特征。 三、(本题35分) 试用与非门设计一个组合逻辑电路,设有三个工作台A、B、C,要求:A工作,则C必须工作;B工作则C必须工作;C可单独工作。如不满足上述要求,则发出警报信号(A、B、C工作台工作及输出报警F均用1表示)。 (1)列出真值表 (2)写出输出报警F的逻辑表达式并化简为最简与或表达式; (3)画出逻辑电路图。 四、(本题25分) 在图示时序逻辑电路中,已知各触发器初始状态皆为“0”。 (1)列出逻辑表; (2)说明电路功能。 天大2022年春学期考试《数字电子技术基础》离线作业考核试题[答案]历年参考题目如下: 东大22年春学期《数字电子技术基础Ⅰ》在线平时作业3-00001 试卷总分:100 得分:100 一、单选题 (共 20 道试题,共 80 分) 1.N个触发器可以构成最大计数长度(进制数)为()的计数器。 A.N B.2N C.N2 D.2N
2.对于JK触发器,若J=K,则可完成( )触发器的逻辑功能。 A.RS B.D C.T D.Tˊ
3.当TTL与非门的输入端悬空时相当于输入为( ) A.逻辑0 B.逻辑1 C.不确定 D.0.5v
4.对于T触发器,若原态 Qn=0,欲使新态Qn+1=1 ,应使输入T= ( )。 A.1或/Q B.1 C.Q D.以上都不对
5.TTL参数由大到小排列正确的是( ) A.UOHmin、 UIHmin、 UILmax、 UOLmax B.UIHmin、 UOHmin、 UOLmax、 UILmax C.UOHmin、 UIHmin、 UOLmax、 UILmax
6.某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲,欲构成此分频器至少需要()个触发器 A.10 B.60 C.525 D.31500
7.欲使JK触发器按 {图}工作,可使JK触发器的输入端不正确的是( )。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1
8.OC门组成的电路图如图所示,其输出函数F为( ) {图} A.F=AB+BC B.F={图} C.F=(A+B)(B+C) D.F={图}
9.下列逻辑电路中为时序逻辑电路的是 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
10.将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程为( ) A.采样 B.量化 C.保持 D.编码
11.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器 A.4 B.5 C.9 D.20
12.正逻辑与门相当于负逻辑的( ) A.与门 B.非门 C.或门 D.与非门
13.将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为( ) A.采样 B.量化 C.保持 D.编码
14.对于EPROM而言,只有____信号同时有效时才能输出所需要的数据。 A.OE、CE B.CE、WE C.OE、WE D.OE、RD
15.寻址容量为16K×8的RAM需要______根地址线。 A.4 B.8 C.14 D.16
16.若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线加位线)共有______条 A.8 B.16 C.32 D.256
17.用0、1 两个符号对100 个信息进行编码,则至少需要()。 A.8 位 B.7 位 C.9位 D.6位
21.三态门输出高阻状态时,下列说法不正确的是( ) A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低
19.测得某逻辑门输入A、B和输出F的波形如图4所示,则F(A,B)的表达式为( )
{图} A.F=AB B.{图} C.{图} D.F=A⊕B
20..二极管的开关时间主要考虑( )。 A.td B.ton C.tr D.toff
二、判断题 (共 5 道试题,共 20 分) 21.同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻
22.D/A转换器的最大输出电压的绝对值可达到基准电压VREF。
23.一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较,需要N+2个时钟脉冲。
24.计数器的模是指对输入的计数脉冲的个数。
25.D触发器的特征方程Qn+1=D,而与Qn无关,所以,D触发器不是时序电路。 (责任编辑:admin) |